Skip to content

GitLab

Explore

Sign in
Register

S

SoC_software

Project information

Code C déployé sur le Cortex M3 contenu dans le FPGA SmartFusion2. Attention ! Dépendant de l'architecture matérielle (ie : espace mémoire adressable, lien UART ...). Ici : 5 blocs mémoire adressables, un lien UART via MMUART0

3 Commits
1 Branch
0 Tags

Created on

March 21, 2017

Loading